Search - vhdl fir

[source in ebook] VHDL语言100例(普通下载)

Description: VHDL语言100例 VHDL语言100例第1例带控制端口的加法器第2例无控制端口的加法器第3例乘法器第4例比较器第5例二路选择器第6例寄存器第7例移位寄存器第8例综合单元库第9例七值逻辑与基本数据类型第10例函数第11例七值逻辑线或分辨函数第12例转换函数第13例左移函数第14例七值逻辑程序包第15例四输入多路器第16例目标选择器第17例奇偶校验器第18例映射单元库及其使用举第19例循环边界常数化测试第20例保护保留字第21例进程死锁第22例振荡与死锁第23例振荡电路第24例分辨信号与分辨函数第25例信号驱动源第26例属性TRANSACTION和分辨信号第27例块保护及属性EVENT, 第28例形式参数属性的测试第29例进程和并发语句第30例信号发送与接收第31例中断处理优先机制建模第32例过程限定第33例整数比较器及其测试第34例数据总线的读写第35例基于总线的数据通道第36例基于多路器的数据通道第37例四值逻辑函数第38例四值逻辑向量按位或运算第39例生成语句描述规则结构第40例带类属的译码器描述第41例带类属的测试平台第42例行为与结构的混合描述第43例四位移位寄存器第44例寄存／计数器第45例顺序过程调用第46例 VHDL中generic缺省值的使用第47例无输入元件的模拟第48例测试激励向量的编写第49例 delta延迟例释第50例惯性延迟分析第51例传输延迟驱动优先第52例多倍（次）分频器第53例三位计数器与测试平台第54例分秒计数显示器的行为描述6 第55例地址计数器第56例指令预读计数器第57例加.c减.c乘指令的译码和操作第58例 2－4译码器结构描述第59例 2－4译码器行为描述第60例转换函数在元件例示中的应用第61例基于同一基类型的两分辨类型的赋值相容问题第62例最大公约数的计算第63例最大公约数七段显示器编码第64例交通灯控制器第65例空调系统有限状态自动机第66例 FIR滤波器第67例五阶椭圆滤波器第68例闹钟系统的控制第69例闹钟系统的译码第70例闹钟系统的移位寄存器第71例闹钟系统的闹钟寄存器和时间计数器第72例闹钟系统的显示驱动器第73例闹钟系统的分频器第74例闹钟系统的整体组装第75例存储器第76例电机转速控制器第77例神经元计算机第78例ccAm2901四位微处理器的ALU输入第79例ccAm2901四位微处理器的ALU 第80例ccAm2901四位微处理器的RAM 第81例ccAm2901四位微处理器的寄存器第82例ccAm2901四位微处理器的输出与移位第83例ccAm2910四位微程序控制器中的多路选择器第84例ccAm2910四位微程序控制器中的计数器／寄存器第85例ccAm2910四位微程序控制器的指令计数器第86例ccAm2910四位微程序控制器的堆栈第87例 Am2910四位微程序控制器的指令译码器第88例可控制计数器第89例四位超前进位加法器第90例实现窗口搜索算法的并行系统（1）——协同处理器第91例实现窗口搜索算法的并行系统（2）——序列存储器第92例实现窗口搜索算法的并行系统（3）——字符串存储器第93例实现窗口搜索算法的并行系统（4）——顶层控制器第94例 MB86901流水线行为描述组成框架第95例 MB86901寄存器文件管理的描述第96例 MB86901内ALU的行为描述第97例移位指令的行为描述第98例单周期指令的描述第99例多周期指令的描述第100例 MB86901流水线行为模型
Platform: | Size: 344064 | Author: wfl.a@163.com | Hits:

[VHDL-FPGA-Verilog] FIR低通滤波器部分模块

Description: 一个FIR低通滤波器,最小阻带衰减-30db,带内波动小于1db．用MAXPLUS2设计与仿真。-This is a FIR LPF, with-30dB in stop-band and sigma is less than 1dB. It is designed and simulated on MAXPLUS2.
Platform: | Size: 5120 | Author: 吴健宇 | Hits:

[File Format] 用VHDL实现查找表方式的FIR滤波器

Description: 这些是我所看到的一些资料，希望与大家分享。也许对您用处不大，但我是一片诚意-these are what I saw in some of the information and hope to share with you all. Perhaps your little usefulness, but I was a sincerity
Platform: | Size: 144384 | Author: yin | Hits:

[File Format] 基于VHDL与CPLD器件的FIR数字滤波器的设计

Description: 这是我看到的一些资料，希望与大家分享。也许这对您用处不大，但是我的一份诚意。-this is that I see some of the information and hope to share with you all. This may be less useful to you, but my sincerity.
Platform: | Size: 102400 | Author: yin | Hits:

[Other] 用窗函数法设计FIR滤波器

Description: 用矩形窗、三角窗，汉宁窗，海宁窗等多种窗口设计有限长单位脉冲响应滤波器-with rectangular windows, triangular windows, Hanning window, multiple windows Haining window design finite impulse response filter units
Platform: | Size: 6144 | Author: 孙涛 | Hits:

[VHDL-FPGA-Verilog] FIRvhdl

Description: 用vhdl实现一个fir滤波器设计要求： 1．最小阻带衰减-30db。 2．带内波动小于1db． 3．用MATLIB与MAXPLUS2联合设计与仿真-use VHDL to achieve a fir filter design requirements : 1. The smallest stop band attenuation- 30dB. 2. With fluctuating within less than 1DB. 3. With MATLIB with MAXPLUS2 joint design and simulation
Platform: | Size: 3072 | Author: 达闻西 | Hits:

[VHDL-FPGA-Verilog] 66_FIR

Description: 这是一个VHDL写的FIR模块，我的编译环境是QuartusII 5.0-This is a VHDL modules written FIR, I compiler environment is Quartus II 5.0
Platform: | Size: 8192 | Author: 佴立峰 | Hits:

[VHDL-FPGA-Verilog] fir_filter

Description: 常系数的FIR滤波器VHDL设计文件，在MUX+plusII调试通过-regular FIR filter coefficients of VHDL design documents, the debugging through MUX plusII
Platform: | Size: 3072 | Author: li | Hits:

[VHDL-FPGA-Verilog] fir

Description: 16阶FIR VHDL程序并附带testbench，并有简单流水线设计！-16 Tap FIR vhdl code with testbench and pipelining design
Platform: | Size: 352256 | Author: hongwan | Hits:

[VHDL-FPGA-Verilog] FIR

Description: FIR滤波器的VHDL源代码及测试文件，已通过编译仿真，绝对正确。-FIR filter VHDL source code and test files, has passed the compiled simulation, absolutely correct.
Platform: | Size: 4096 | Author: 周州 | Hits:

[DSP program] fir

Description: 先用matlab得到所需滤波器的系数，将AD采样的数据经过fir滤波器后输出-First to use matlab to obtain the required filter coefficients, data from the AD sample, after the output filter through the fir
Platform: | Size: 2262016 | Author: 潘存华 | Hits:

[VHDL-FPGA-Verilog] FIR

Description: FIR filter up to 128x
Platform: | Size: 24576000 | Author: mlapov | Hits:

[VHDL-FPGA-Verilog] FIR

Description: FIR结构数字滤波器，64阶。在Altera FPGA上验证通过-FIR digital filter structure, 64 bands. Verified by the Altera FPGA on the
Platform: | Size: 5120 | Author: 蓝晶 | Hits:

[VHDL-FPGA-Verilog] fir

Description: 数字电路设计中的，fir滤波器设计，我做的是8位宽的，利用vhdl实现，附带了完整的代码，报告，我没有对我的信息进行删除，是希望大家能够诚实的利用这个代码，提高自身本领。-Digital circuit design, fir filter design, I am doing is 8 bits wide, using vhdl implementation, with a complete code, the report, I did not delete my information in the hope that we can use this code for an honest to improve their skills.
Platform: | Size: 3322880 | Author: de de | Hits:

Category

Source Code

Web/Internet

Develop Tools

Document

Other

Search in results

OS

Platform

Language

File Type

Search list

[source in ebook] VHDL语言100例(普通下载)

[VHDL-FPGA-Verilog] FIR低通滤波器部分模块

[File Format] 用VHDL实现查找表方式的FIR滤波器

[File Format] 基于VHDL与CPLD器件的FIR数字滤波器的设计

[Other] 用窗函数法设计FIR滤波器

[VHDL-FPGA-Verilog] FIRvhdl

[VHDL-FPGA-Verilog] 66_FIR

[VHDL-FPGA-Verilog] fir_filter

[VHDL-FPGA-Verilog] fir

[VHDL-FPGA-Verilog] FIR

[DSP program] fir

[VHDL-FPGA-Verilog] FIR

[VHDL-FPGA-Verilog] FIR

[VHDL-FPGA-Verilog] fir

[VHDL-FPGA-Verilog] FIR-filter-vhdl

[VHDL-FPGA-Verilog] FIR-filter-using-fpga-design

[VHDL-FPGA-Verilog] fir

[VHDL-FPGA-Verilog] fir

[VHDL-FPGA-Verilog] FIR

[VHDL-FPGA-Verilog] FPGA-FIR

CodeBus www.codebus.net